VECTORALAB EDGE
مشخصات، یکپارچه‌سازی و نقشه راه
مشخصات کامل فنی، پشته نرم‌افزاری و نقشه راه آینده
Machine Context
انواع ماشین‌های پشتیبانی شده
VectoraLab Edge برای هر ماشین دوار که لرزش تولید می‌کند طراحی شده است. پایپ‌لاین DSP و مدل TinyML برای محدوده فرکانس‌های عیب دسته‌های ماشین زیر بهینه شده‌اند.
Integration
پشته یکپارچه‌سازی
VectoraLab Edge در کل پشته نرم‌افزاری و سخت‌افزاری صنعتی یکپارچه می‌شود — از فریم‌ور bare-metal تا پلتفرم‌های تحلیل ابری.
Specifications
مشخصات فنی کامل
| Category | Specification | Value | Note |
|---|---|---|---|
| MCU | شماره قطعه | STM32H750VBT6 | LQFP100 |
| MCU | هسته | ARM Cortex-M7 | با FPU |
| MCU | کلاک | ~۴۸۰ مگاهرتز | PLL |
| MCU | SRAM | ۸۶۴ کیلوبایت | چند بانک |
| MCU | فلش | ۱۲۸ کیلوبایت + QSPI | ۱۶ مگابایت QSPI |
| حس‌گر | شماره قطعه | IIS3DWB | STMicroelectronics |
| حس‌گر | نوع | شتاب‌سنج ۳ محوره | MEMS |
| حس‌گر | نرخ نمونه‌برداری | ۲۶.۷ کیلوهرتز | ثابت |
| حس‌گر | پهنای باند | DC – ۶ کیلوهرتز | پاسخ مسطح |
| DSP | اندازه فریم | ۲۰۴۸ نمونه | هر محور |
| DSP | همپوشانی | ۵۰٪ | ۱۰۲۴ پیشروی |
| DSP | اندازه FFT | FFT واقعی ۲۰۴۸ نقطه | CMSIS-DSP |
| DSP | ویژگی‌ها | ۳۲ در هر فریم | Float32 |
| TinyML | مدل | 1D-CNN | ۳ کلاس |
| TinyML | کوانتیزاسیون | INT8 | PTQ |
| TinyML | تأخیر | < ۱۲ میلی‌ثانیه | هر فریم |
| Health Score | محدوده | ۰ – ۱۰۰ | پیوسته |
| ارتباطات | رابط | UART / SPI / CAN | قابل انتخاب |
| ارتباطات | نرخ بیت | ۹۲۱۶۰۰ bps | پیش‌فرض UART |
| توان | فعال | ~۸۵ میلی‌وات | پایپ‌لاین کامل |
| توان | خواب | < ۱۵ میلی‌وات | STOP2 |
Status
وضعیت پیاده‌سازی
وضعیت توسعه فعلی تمام زیرسیستم‌های سخت‌افزاری و اجزای نرم‌افزاری.
- Doneپیکربندی BSP و HAL برای STM32H750
- Doneدریافت SPI DMA از IIS3DWB
- Doneقاب‌بندی بافر دوگانه دایره‌ای
- Doneپنجره Hanning + FFT ۲۰۴۸ نقطه
- Doneاستخراج ویژگی حوزه زمان (۵×۳)
- Doneانرژی زیرباند طیفی (۸ باند)
- Doneاستقرار INT8 1D-CNN با X-CUBE-AI
- Doneخروجی Health Score (۰–۱۰۰)
- Doneارسال پکت UART
- In Progressدرایور خروجی CAN busدر حال آزمایش
- In ProgressPython SDK سمت میزبانبتا
- In Progressبهینه‌سازی چندوظیفه FreeRTOSv0.9
- PlannedPCB سخت‌افزار v1 (4 لایه)
- Plannedاعتبارسنجی انطباق ISO 10816
- Plannedدروازه Modbus RTU
Roadmap
نقشه راه توسعه
نقاط عطف برنامه‌ریزی شده برای پلتفرم سخت‌افزاری VectoraLab Edge تا سال ۲۰۲۵.
- BSP STM32H750
- درایور DMA IIS3DWB
- پایپ‌لاین CMSIS-DSP
- استنتاج INT8
- Python SDK میزبان
- درایورهای UART/CAN
- وظایف FreeRTOS
- اتصال پلتفرم
- طراحی PCB 4 لایه
- فیلترینگ EMC
- محفظه IP67
- دوره نمونه‌سازی
- آزمایش میدانی
- اعتبارسنجی ISO 10816
- نشان CE
- انتشار تولید
Engineering Transparency
شفافیت مهندسی
VectoraLab Edge بر اساس استانداردهای باز و اصول پردازش سیگنال کاملاً مستند ساخته شده است. هیچ الگوریتم جعبه‌سیاهی وجود ندارد — هر محاسبه قابل ردیابی و تکرارپذیر است.
آماده استقرار هوش مصنوعی لبه هستید؟
برای بحث درباره نیازهای پایش خود با ما تماس بگیرید یا به SDK توسعه‌دهنده و مستندات دسترسی داشته باشید.